Em resumo, isso é uma mistura de limitações. Uma é em quantas "linhas de endereço" a própria CPU suporta (diferente do tamanho do espaço de endereçamento / registro de 64/32 bits), 32 linhas permitiriam 4GiB de RAM, tendo uma 33ª linha conectada permitiria 8GiB de RAM e assim por diante .
O outro problema está em quantas dessas linhas de endereço o fabricante realmente se preocupa em conectar ao controlador de memória.
Para simplificar o design, os fabricantes tendem a decidir sobre uma quantidade real de memória atual e conectar as linhas de endereço necessárias para suportar essa quantidade de memória.
Encaminhar todas essas linhas de endereço em uma PCB é um trabalho meticuloso, já que todas as distâncias das pistas têm que ser o mais próximo possível do idêntico (já que as altas freqüências que essas coisas operam agora têm um tamanho ligeiramente diferente a linha chega em um horário diferente dos dados enviados em outra linha, embora o remetente tenha enviado os dois ao mesmo tempo) e assim os fabricantes manterão a quantidade de trabalho o menor possível e, portanto, o suporte a 65 TB de RAM não está nem perto da mesma prioridade como tirar a placa-mãe deste ano .