As células DRAM armazenam cargas elétricas. Eles estão vazando, assim como foi mencionado, eles precisam ser atualizados.
Existem tolerâncias de fabricação e a influência da temperatura e da idade do componente, que definirão o tempo real necessário para que uma célula DRAM não seja mais legível de maneira confiável se não tiver sido atualizada. A especificação de atualização para um dado chip DRAM será, na verdade, um dos piores valores - algo que manterá seus dados legíveis com chips de produção de segunda-feira que estão operando na temperatura máxima por 20 anos mais ou menos. Na maioria dos casos, a célula pode manter os dados muito mais longos.
Além disso, o circuito dentro de um chip DRAM decide se é necessário ler a quantidade de carga em uma determinada célula como "0" ou "1" (em alguns projetos, isso pode ser revertido - baixa carga significa "1"). O conteúdo de carregamento que não é alto o suficiente para ser lido como "1" ainda está na célula - e, em alguns casos, ao executar o chip DRAM com uma voltagem operacional fora da especificação (que pode estressá-lo ou torná-lo muito mais lento , mas ainda não irá destruí-lo), a tensão limite em que 1 é decidida a partir de 0 pode ser manipulada temporariamente, para que algumas ou todas as células se tornem legíveis novamente.
Além disso, a menos que haja realmente um registro de saída, pode haver diferenças sutis de tensão ou de forma de onda mesmo no sinal de saída quantificado (comutado para 1 ou 0) que pode lhe dar uma indicação de qual carga está realmente na célula (que são amplificadores de leitura) raramente são quantizadores perfeitos, especialmente se forem construídos para velocidade e não precisão.
Além disso, se uma célula for lida incorretamente, um atacante ou um forense determinado ainda poderá usar as estatísticas em seu proveito (conte quantas vezes um 0 ou 1 é lido e correlacionado) ...