Core 2 duo memory - cache “tamanho da unidade de transferência”

Question

Estou desenvolvendo uma espécie de "emulador de cache" e preciso saber qual é o tamanho da unidade de transferência entre a memória principal e o cache L2 de um processador core 2 duo. Alguém sabe disso? Obrigado.

    

Answer 1

Ok, descobri que, no jargão x86, uma "linha de cache" L2 é a unidade de alocação de armazenamento em caches L2 e a unidade de transferência entre RAM e L2.

Em um Core 2 duo, uma linha de cache tem 64 bytes de largura, de modo que responde a minha pergunta:)

    

Answer 2

Microarquitetura

Os processadores "Core 2 Duo" são feitos com o design de microarquitetura Core.

Detalhes da microarquitetura

De acordo com a documentação da Intel (Vol. 1, 2-15, página 49 do PDF) , o cache L2 possui um caminho de dados interno de 256 bits, portanto, seria de cache L2 para L1 e busca / decodificação de instruções.

Algumas páginas depois (Vol. 1, 2-32), o Intel Core 2 Duo E6850 possui um caminho de dados interno de 10,6 GB / s quando o núcleo do processador está em 3GHz com um FSB de 1333 MHz.

ibus-transfer-amt/bus-clock = (256 bits / (8 bits / byte))
     = 32 bytes/clock

bytes-per-sec = (10.6 GB) * (2^30 bytes/GB)
     = 11,381,663,334 bytes/sec

ibus-clk-fq = (bytes-per-sec) / (ibus-transfer-amt/bus-clock)
     ≈ 355,676,979.19 Hz
     ≈ 355.7 MHz

fsb-divisor = (1333 MHz) / (355.7 MHz)
     ≈ 3.75

A documentação da Intel também lista o FSB para este processador a 1333 MHz e 10,6 GB / s, então você deve ser capaz de calcular isso da mesma forma.

    

Answer 3

Se sua cpu for compatível com 64 bits, cada canal terá 64 bits de largura. A memória DDR2 de canal duplo deve ter um caminho de 128 bits para a cpu. Mas o barramento entre a CPU e seu cache l2 deve ter 64 bits de largura.