A configuração de tensão PLL determina a tensão alimentada na seção loop de fase bloqueada da CPU. A seção de loop de bloqueio de fase gera os sinais de clock para diferentes partes da CPU que estão com freqüência em diferentes freqüências. Ele gera o relógio principal principal, o relógio de vídeo (se a CPU tiver um controlador de vídeo), o relógio do controlador de memória, os relógios de barramento e assim por diante.
O PLL é projetado para funcionar a uma tensão de 1,8V e exceder 1,98V é perigoso. No entanto, quando overclocking, a estabilidade parece ser melhor para muitas pessoas na faixa de 1.5V a 1.7V. A única maneira de reduzir significativamente a temperatura seria se permitisse que você baixasse a tensão do núcleo.