Literatura de coerência de cache para sistemas grandes (= 16CPU) [fechados]

3

Quais livros e artigos você pode recomendar para aprender a base dos problemas de coerência de cache em grandes sistemas SMP (que são realmente NUMA e ccNUMA) com > = 16 soquetes de CPU?

Algo como a análise da arquitetura SGI Altix pode ser interessante.

Quais protocolos (MOESI, smth else) podem melhorar bem?

    
por osgx 06.02.2010 / 15:31

2 respostas

1

Gostaria de dar uma olhada no docs.sun.com para obter documentação sobre o CPU UltraSPARC e alguns de seus sistemas maiores. Eles lidam com problemas como esse há muito, muito tempo, e sua documentação é geralmente excelente.

Aqui está um bom lugar para começar: link

Divulgação completa: eu costumava ter um selo da Sun.

    
por 15.03.2010 / 06:34
1

Se você gostaria de aprender em detalhes, então, o livro "Arquitetura de Computadores Paralelos: Uma Abordagem de Hardware / Software" é um guia oficial para este assunto.

Você também encontrará slides neste site bastante útil. (Lec 8-10)

    
por 15.03.2010 / 06:27