Por que os módulos DIMM DDR3 possuem apenas 15 pinos de endereço?

Question

Não consigo entender por que os DIMMs DDR3 (assim como outros DIMMs, como o DDR2) não possuem pinagens para toda a memória endereçável. Eu entendo que eles não devem ter todos os 64 pinos de endereço, porque os computadores contemporâneos raramente têm mais de 32 GB de RAM, então 35 pinos serão suficientes. Mas eles só têm 15 pinos, isso é suficiente para apenas 32 KB de memória. Como isso funciona? O que eu sinto falta?

Eu entendo o processo de trabalho da CPU e da RAM:

1. A CPU e a RAM possuem pinos de endereço e pinos de dados, que são conectados por barramentos correspondentes. A CPU Intel 8080, por exemplo, tinha 16 pinos de endereço e 8 pinos de dados.

2. A CPU define os pinos de endereço necessários e o pino READ / WRITE para o estado ON e obtém o valor da RAM.

3. O controlador de memória fica no meio - adiciona a camada de abstração para CPU, ou seja, faz todo o maquinário: pega o módulo RAM, depois o chip no módulo RAM, etc. O CPU só passa o endereço para ele e obtém dados. li>
4. O cache da CPU faz seu trabalho antes do controlador de memória, eu não sei muito sobre isso.

Mas, no final, o controlador de memória também deve usar o endereço completo para extrair dados da RAM, certo? Como ele pode especificar o endereço de 64 bits usando apenas 15 bits.

Eu peguei esta especificação como um exemplo e adicione alguma cor a ele por conveniência. Os pinos de endereço destacados pela cor vermelha.

    

Answer 1

O que eu sinto falta?

Você está faltando:

• Endereçamento de linha / coluna
• Endereçamento bancário

Levar isso em consideração fornece mais bits de endereço.

Talvez esta tabela ajude você a entender:

Fonte Memória DIMM de 168 Pinos

Leitura Adicional

• Falta de ricidade: como os endereços físicos mapeiam as linhas e bancos em DRAM
• O que há em um endereço: Entendendo o mapeamento de memória DDR | depletionmode