Alguém sabe como funciona a arbitragem de barramento no barramento de anel interno em uma CPU Intel, para atenuar o cenário em que dois núcleos estão prontos para enviar um endereço para o barramento na mesma borda de clock, para QPI, IMC, etc.
Da mesma forma, quando o controlador de memória envia os dados no anel de dados, como o núcleo sabe que os dados são destinados a esse núcleo? Postulação: talvez o agente local mantenha uma fila de mapeamentos de solicitações principais e os acrescente aos dados, e a operação de carregamento que ocorre em um pulso de clock contém uma lógica adicional para verificar a 'etiqueta' dos dados.
Editar
Each of the consumers/producers on the ring get their own stop. The ring always takes the shortest path. Bus arbitration is distributed on the ring, each stop knows if there’s an empty slot on the ring one clock before.
Ainda não responde como eles sabem não enviar ao mesmo tempo, se há um espaço vazio e como eles sabem que outro não.