O Intel Core 2 Quad 8200 é baseado na Microarquitetura Intel Core .
Observando os eventos do contador de desempenho dessa microarquitetura (Capítulo 19.10 de Intel Manual 3 ) você pode encontrar um evento chamado L2_LD. (Core, pré-busca, estado de linha de cache) que lê
This event counts L2 cache read requests coming from the L1 data cache and L2 prefetchers. The event can count occurrences:
• For this core or both cores.
• Due to demand requests and L2 hardware prefetch requests together or separately.
• Of accesses to cache lines at different MESI states.
O cache L2 é o cache de último nível para Yorkfield-6M (que é o núcleo de implementação do Microarquitetura central).
O Capítulo 35.1 também confirma que o MSR IA32_MISC_ENABLE (1a0h) tem o bit 9 para desabilitar os pré-buscadores.
Assim, os pré-buscadores estão lá.
A folha de dados é voltada para engenheiros elétricos, não descreve a funcionalidade da CPU, pois é muito complexa e vale a pena separá-la em um segundo volume.
O benchmarking de comportamentos internos da CPU, como o pré-buscador, é complicado. O pré-buscador é acionado apenas por padrões específicos. Você está melhor com a medição, por meio de eventos de desempenho, das solicitações de cache L2 devido ao pré-buscador.
Como conseguir isso está além do escopo desta resposta, mas você pode dar uma olhada no perf ferramenta.