como a CPU lê da RAM?

Question

se eu entendi corretamente, quando uma CPU se comunica com ram através de um barramento de memória paralela, a cpu aplica tensão aos condutores de endereço para definir o endereço, então aplica tensão ao condutor de controle para especificar que deseja ler e o carneiro aplica tensão aos condutores de dados? Por favor, diga-me se estou certo ou não. Além disso, isso significa que esse tipo de transferência não usa um sinal de relógio? Além disso, é um sinal de clock em um pc usado apenas para transferência de dados através de barramentos seriais ou também em barramentos paralelos?

Obrigado por qualquer resposta, não há necessidade de entrar em qualquer profundidade:)

    

Answer 1

if I understand correctly, when a CPU communicates with ram over a parallel memory bus, the cpu applies voltage to the address conductors to set the address, then it applies voltage to the control conductor to specify it wants to read, and then the ram applies voltage to the data conductors? Please tell me whether I've got this right or not.

Sim, basicamente está correto.

Also, does this mean that this kind of transfer doesn't use a clock signal?

Quase tem que. Caso contrário, como a RAM saberia quando o endereço no barramento continha dados válidos? Como a CPU saberia quando a RAM colocou dados válidos no barramento?

Furthermore, is a clock signal in a pc used only for data transfer over serial buses or con it be found in parallel buses too?

Barramentos paralelos ainda precisam de tempo. Quando você envia, digamos, um endereço, algo precisa informar ao dispositivo de destino quando o endereço é válido. Uma vez que o sinal é enviado, você precisa esperar até que os dados estejam garantidos, para que o controlador possa travá-lo e ter certeza de obter dados válidos. Isso é feito freqüentemente com sinais de relógio explícitos.