Quando o sistema operacional define um mapa de memória, por exemplo O APIC é mapeado para um determinado endereço, quando um programa emite o valor do endereço STA do conjunto, como é assegurado que o controlador DDR rejeita este endereço e como o dispositivo, isto é, APIC, sabe que o endereço está correlacionado ao seu registro para poder aceitar os dados o barramento de dados? Isso é configurado com OCW / ICWs ?, na imagem maior, todos os dispositivos têm alguma tabela de mapa de memória integrada que o SO precisa configurar?
Tags memory