A taxa de transferência de subsistemas de E / S na arquitetura Intel é definida pelo seu "controlador de acesso à mídia", MAC. O B150 tem um controlador xHCI USB 3.0, e a taxa de transferência é limitada pela análise da lista vinculada de TRBs (Transfer Ring Buffers) da memória principal. O pipe inteiro (PIPE3) é balanceado para fornecer "até 5 Gbps" (500 MBytes / s) de throughput para os PHYs USB 3.0.
O conjunto de portas USB downstream, entretanto, é implementado INTERNALMENTE como "root hub", significando que todas as portas físicas compartilham o mesmo barramento "PHY / MAC" e, portanto, a largura de banda do controlador.
Aqui está um diagrama de blocos para o chipset semelhante ( Q170) que mostra a limitação de 5 Gbps explicitamente (em diagramas posteriores esse parâmetro foi omitido, por confusão eu acho). Para mais diversão, há Publicações da Intel sobre este tema .
