Como a CPU configurou os dados e a pilha armazenada em cache como memória temporária para a fase PEI?

Question

Eu gostaria de entender o que exatamente acontece eletronicamente quando eu defino Disable USB ports do BIOS. Onde esse valor é definido? em ROM, CMOS, NVRAM?

Isso é estranho porque eu posso acessar no UEFI do Shell via Porta Serial

Eu também acho este esquema

[Fasedesegurança(SEC)]OcódigonafaseSECéexecutadoduranteainicialização.Suasprincipaisfunçõessão:

•setupdataandstackcachedastemporarymemoryforthePEIphase
•serveasarootoftrustinthesystem
•handoffinformationtothePEIFoundation
•discoverandpasscontroltothePEIPhase
Itisduringthisphasethatthebootstrapprocessor(BSP)switchestoprotectedmodeandthemicrocodepatchupdateisperformedonalltheCPUs.

AfasePEIdescrevebem aqui

O que é isso stack cached as temporary memory ? O cache da cpu?

Eu não entendo como a CPU faz isso, que camada lógica está envolvida?

So .. valor no UEFI do BIOS Usb: disabled é salvo na ROM, mas vejo que o valor é gerado após a reinicialização do cpu, portanto, quando cpu impulse inserindo em UEFI Rom e 'ler' o estado lógico depois de 'mover' os bits no cache da cpu?
Mas isso é possível somente se você tiver um sinal de clock (um oscilador faz este sinal de sincronismo periódico). O que acontece se eu começar a modular este sinal de clock com um gerador de função inserindo-o no circuito?

Você pode lançar luz sobre o processo de lógica eletrônica?