Isso depende do processador. Na arquitetura x86, as falhas da TLB são tratadas pelo hardware, portanto, é transparente para o kernel. A única vez que o código do kernel lida com o TLB é quando o conteúdo do TLB deve ser descartado (um TLB flush).
Uma "falha de página virtual" geralmente se refere à situação em que uma página de memória está presente na RAM, mas isso não é conhecido na MMU, ou seja, não há entrada para o quadro de página nas tabelas de páginas.