Makefile question: como fazer várias regras análogas em uma

Question

Eu estou querendo saber se existe uma maneira de fazer uma regra a partir das várias regras a seguir, todas similares em um Makefile que eu tenho que editar:

$(OBJECT_BUILD_DIR)/%.o : $(OBJECT_SRC_DIR)/%.cpp $(OBJECT_BUILD_DIR)/%.d
    @echo ........... Compiling $<
    $(CC) -c -o $@ $< $(OBJECT_CFLAGS)
$(PROPERTIES_BUILD_DIR)/%.o : $(PROPERTIES_SRC_DIR)/%.cpp $(PROPERTIES_BUILD_DIR)/%.d
    @echo ........... Compiling $<
    $(CC) -c -o $@ $< $(PROPERTIES_CFLAGS)
$(WRAPPER_BUILD_DIR)/%.o : $(WRAPPER_SRC_DIR)/%.cpp $(WRAPPER_BUILD_DIR)/%.d
    @echo ........... Compiling $<
    $(CC) -c -o $@ $< $(WRAPPER_CFLAGS)
$(SOCKET_BUILD_DIR)/%.o : $(SOCKET_SRC_DIR)/%.cpp $(SOCKET_BUILD_DIR)/%.d
    @echo ........... Compiling $<
    $(CC) -c -o $@ $< $(SOCKET_CFLAGS)

Observe que, além do nome da variável, a regra é exatamente a mesma. Existe um truque de makefile bacana que eu possa usar aqui?

FYI, * .d são, eles próprios, makefiles que são gerados pelo g ++ e descrevem a dependência de um arquivo cpp.

obrigado.