Eu tenho o seguinte hardware:
- P35-DS3L suportando FSB 333/266/200 Mhz, quad-pumped. Quatro slots de canal duplo.
- E2180 atualmente @ 2.00Ghz (200.00x10)
Eu planejo aumentar o FSB para 266.66.
Esta é a minha visualização do diagrama de blocos:
------------------------
--> |[64-bit]2x SDRAM DIMMs|
----- ----------------------------------------------------- / ------------------------
|CPU| <-- FSB [64-bit]--> |Northbridge (Intel P35): Memory Controller[128-bit]| <-- Memory I/O Bus ---
----- ----------------------------------------------------- \ ------------------------
--> |[64-bit]2x SDRAM DIMMs|
------------------------
Memória correspondente usando largura de banda
Eu estava tendo problemas para explicar a incompatibilidade entre as freqüências FSB e I / O de barramento de memória até encontrar esta resposta elegante sugerindo combinar largura de banda em vez de frequência.
bandwidth = [bus clock] * [data rate] * [data width] / 8
A largura de banda no lado do FSB (quad-bombeado):
[email protected] = 200.00 * 4 (for quad-pumped) * 64 / 8 = 6400 MB/s
[email protected] = 266.66 * 4 (for quad-pumped) * 64 / 8 = 8533 MB/s
Agora, para corresponder a essa largura de banda no lado da memória para um single DIMM:
[email protected] = DDR2-800 : 400.00 * 2 * 64 / 8 = 6400 MB/s
[email protected] = DDR2-1066 : 533.33 * 2 * 64 / 8 = 8533 MB/s
Agora, para corresponder a essa largura de banda no lado da memória para o canal duplo:
[email protected] = DDR2-400 : 200.00 * 2 * 64 / 8 * 2 (for dual channel) = 6400 MB/s
[email protected] = DDR2-533 : 266.66 * 2 * 64 / 8 * 2 (for dual channel) = 8533 MB/s
Agora, no entanto, não há garantia de que as solicitações de memória serão equilibradas igualmente entre os dois canais. Cada solicitação para o controlador de memória em um layout de canal duplo pode ter um benefício que varia de [1..2]. Por exemplo, dado um [email protected] e dois DIMMs de DDR2-400 em canais separados, se a CPU solicitar 64 bits de dados somente do canal 1 (nenhum do canal 2), então esse pedido específico precisará ser concluído por duas transferências .
Portanto, minha conclusão é comprar dois DIMMs de DDR2-1066 SDRAM em antecipação ao overclocking do FSB para 266.66MHz.
Isso está correto?
É claro que, dadas as probabilidades de 50/50 (ou seja, uma eficácia linear dos canais duplos), RAM mais rápida fornece retornos decrescentes, especialmente em comparação com $$. E talvez a CPU seja sempre capaz de enviar solicitações de memória para sempre utilizar de forma mais eficiente os dois canais, caso em que eu deveria comprar dois DIMMs de DDR2-533 em antecipação overclock o FSB para 266.66MHz? Ou isso está correto?
Memória correspondente usando frequência
Como eu realizaria o mesmo cálculo combinando frequências em vez de largura de banda? O artigo da wikipedia sobre divisores de memória fornece um exemplo que não entendo.
O divisor de memória denota a razão entre a freqüência FSB e a freqüência de barramento de E / S de memória. Se, de acordo com o artigo, o FSB operar a 200MHz com um divisor de memória de 1: 1, o barramento de E / S de memória também funcionará a 200MHz. O artigo afirma então que isso é compatível com DDR2-800 SDRAM. Por quê? DDR2-800 SDRAM opera a 400MHz, não a 200MHz.
Minha suposição de trabalho é que o divisor de memória denota apenas a proporção de freqüências efetivas (não reais). Por exemplo, FSB quad-pumped de 200MHz tem uma taxa efetiva de transferência de dados de 800Mhz. Taxa de dados dupla operando a 400MHz tem uma taxa efetiva de transferência de dados de 800MHz também. Isso implica que o barramento de E / S de memória realmente é executado a 400 MHz, um fato encoberto na relação do divisor de memória. Isso está correto?
Pelo que eu entendi, o buffer de pré-busca de RAM também é completamente irrelevante para essa discussão. O buffer de pré-busca é completamente interno aos DIMMs: ele permite que o relógio da memória interna funcione em metade do clock do barramento de E / S de memória sem uma queda na largura de banda.