endereçamento SDRAM

Question

Como o controlador de memória mapeia o endereço linear dado pelo esquema de endereçamento de CPU para SDRAM? Eu acho que é algo como:

0x0 - classificação 1, bank0, linha 0, coluna 0

0x8 - classificação 1, bank0, linha 0, coluna 1

.

.

.

(linha 0 max)

0xn - classificação 1, banco 0, linha 1, coluna 0

0xn + 8 grau 1, banco 0, linha 1, coluna 1

.

.

.

(banco 0 max)

0xm rank 1, bank 1, linha 0, coluna 0

0xm + 8 rank 1, bank 1, linha 0, coluna 1

etc.

Os dados (word) são espalhados por todos os 8 IC-s no módulo de memória, como  (ou seja, quando escrever palavra para classificar 1, banco 0, linha 0: LSByte é escrito para IC0 banco 0, linha 0, coluna 0, LSByte + 1 para IC1, banco 0, linha 0, coluna 0 ... MSByte para IC7, banco 0, linha 0, coluna 0)?

    

Answer 1

Depende de como o módulo específico foi construído. A linha total tem que ser 64 bits, mas isso pode ser espalhado através de chips 8x 8 bits, ou chips 4x 16 bits, etc. Esta configuração é de responsabilidade do fabricante e não é visível para a CPU.