Os chips flash NAND possuem alguns mecanismos internos para detectar falhas em operações de gravação e apagamento, e alertarão o controlador se houver algum deles. Nesse caso, o controlador pode tentar novamente ou tratar esse bloco como ruim e mapeá-lo para fora do seu algoritmo de nivelamento de desgaste. Cada página no dispositivo NAND também tem uma área sobressalente ao lado da área de dados principal, destinada a metadados como o ECC e outras formas de detecção e tolerância a falhas. O controlador pode decidir seu próprio esquema de tolerância a falhas usando a área sobressalente. Códigos de Hamming são um esquema comum, embora existam vários, incluindo simples bits de paridade e códigos Reed-Solomon . Se as coisas não corresponderem a uma operação de leitura, o controlador estará livre para fazer o que quiser. Idealmente, isso também mapearia esses blocos para fora do algoritmo de nivelamento de desgaste, e você perderia pouco a pouco a capacidade até que "muitos" blocos falhem, onde "muitos" depende dos algoritmos e tamanhos de estrutura de hardware dentro do controlador. Muitos projetos de controladores de primeiro corte simplesmente declaram um erro para o sistema operacional.
Observe que isso não é um problema específico da MLC; Embora as células MLC possam ser mais propensas a um erro de leitura, uma vez que há necessariamente uma margem menor de erro, as células SLC falham com os mesmos mecanismos, e podem ser tratadas pelo controlador da mesma maneira.